Verilog Projects (6) 썸네일형 리스트형 Morse Code Generator. Development Environment. Program : Quartus Prime 18.1 Lite Edition. Tool : Modelsim 10.5b Starter Edition. FPGA : Cyclone V. Hardware Devices : De1-SoC Board. Language : Verilog2001. Objective. Check the Morse Code character corresponding to the switch input on the board through the LED blinking. Design Steps. 1. Block Diagram. 2. Verilog code. 3. Modelsim Simulation. 4. Verification with De1-So.. Avalon Bus : GPIO Development Environment. Program : Quartus Prime 18.1 Lite Edition, Eclipse Mars.2 Release(4.5.2) Tool : Modelsim 10.5b Starter Edition FPGA : Cyclone V Hardware Devices : De1-SoC Board. Language : Verilog2001 Objective. Design GPIO corresponding to commercial IP and generate interrupt signals. Why? GPIO는 General Purpose Input/Output의 약어로 마이크로 프로세서와 외부 디바이스 간의 통신을 위해 사용된다. 특정 목적을 위해 설계된 것이 아닌 사용.. Avalon Bus : PWM Development Environment. Program : Quartus Prime 18.1 Lite Edition, Eclipse Mars.2 Release(4.5.2) Tool : Modelsim 10.5b Starter Edition FPGA : Cyclone V Hardware Devices : De1-SoC Board. Language : Verilog2001. Objective. Control PWM and adjust LED brightness through Avalon Interface. Why? PWM은 Pulse Width Modulation의 약어로 period와 duty ratio를 조절하여 HIGH, LOW 상태에 따른 Pulse의 폭을 조절한다. 이를 활용하여 LED, Pow.. Avalon Bus Modeling. Development Environment. Program : Quartus Prime 18.1 Lite Edition, Eclipse Mars.2 Release(4.5.2) Tool : Modelsim 10.5b Starter Edition FPGA : Cyclone V Hardware Devices : De1-SoC Board. Grammer : Verilog2001 Objective. Design an Avalon Bus and verify read/write transfer of data through Modelsim & Eclipse. Why? Bus는 전기적 신호를 공유하며 하드웨어 블록 및 모듈과 같은 여러 IP들이 상호 데이터를 주고 받기 위해 연결된 하나의 선이다. Bus를 사용함으로써 .. UART. Development Environment. Program : Quartus Prime 18.1 Lite Edition, Tera-term. Tool : Modelsim 10.5b Starter Edition. FPGA : Cyclone V Hardware Devices : De1-SoC Board, FT232BL. Language : Verilog2001. Objective. Outputs ASCII code on the LED of De1-SoC board when you type characters on the keyboard. Why? UART(Universal Asynchronous Receiver/Transmitter)는 일반적으로 컴퓨터나 주변 기기에서 직렬 통신을 위해 사용되고 있는 범용 .. 8-Bit Multiplier. Development Environment. Program : Quartus Prime 18.1 Lite Edition Tool : Modelsim 10.5b Starter Edition FPGA : MAX10 Language: Verilog2001 Objective. Design an 8-bit Multiplier module in Verilog and verify the results through simulation. Why? ALU는 CPU 내부에서 가장 기본이 되는 설계 블록이다. 컨트롤 유닛으로부터 명령을 받아 CPU로 들어온 모든 데이터들의 산술,논리 연산을 담당한다. 8-Bit Multiplier를 먼저 설계함으로써 ALU와 같은 연산 장치 내에서 데이터의 처리와 연산 과정이 어떻게 진행되.. 이전 1 다음
